華為“三進(jìn)制邏輯門電路”專利：技術(shù)革新，重塑計算未來格局

近日，國家知識產(chǎn)權(quán)局信息顯示，華為技術(shù)有限公司于 2023 年 9 月 18 日申請的一項名為“三進(jìn)制邏輯門電路、計算電路、芯片以及電子設(shè)備”的專利，于今年 3 月 18 日正式公布，公開號為 CN119652311A，這一消息在科技界引發(fā)廣泛關(guān)注，標(biāo)志著華為在計算技術(shù)領(lǐng)域邁出了具有前瞻性的一步。

該專利的核心創(chuàng)新點是什么？

該專利聚焦于三進(jìn)制邏輯門電路的創(chuàng)新設(shè)計。在傳統(tǒng)二進(jìn)制邏輯門電路的基礎(chǔ)上，華為此次研發(fā)的三進(jìn)制邏輯門電路實現(xiàn)了重大突破，它能夠完成輸入邏輯值的加 1、減 1 操作。這一特性使得該電路在處理信息時，具備了更豐富的邏輯運算能力，為后續(xù)構(gòu)建復(fù)雜的三進(jìn)制邏輯電路奠定了堅實基礎(chǔ)。

基于該三進(jìn)制邏輯門電路，利用三值邏輯的 27 種單變量函數(shù)，將其應(yīng)用于三進(jìn)制邏輯電路中，能夠?qū)崿F(xiàn)簡化電路結(jié)構(gòu)的目的。具體而言，這一創(chuàng)新設(shè)計可以大幅減少三進(jìn)制邏輯電路中的晶體管數(shù)量。晶體管作為芯片的核心組件，其數(shù)量的減少直接帶來了功耗的降低，同時，更簡潔的電路結(jié)構(gòu)也降低了互聯(lián)復(fù)雜度，進(jìn)而顯著提高了三進(jìn)制邏輯電路的計算效率。

華為提出該專利的背景是什么？

隨著大數(shù)據(jù)時代的全面來臨，數(shù)據(jù)量呈爆炸式增長，這對芯片的計算性能提出了前所未有的挑戰(zhàn)。在過去，芯片性能的提升主要依賴于縮小晶體管的尺寸，然而，隨著技術(shù)的不斷推進(jìn)，這一方法正面臨越來越大的困難。晶體管尺寸的縮小已接近物理極限，進(jìn)一步縮小不僅技術(shù)難度極大，而且會導(dǎo)致芯片的散熱、穩(wěn)定性等問題愈發(fā)突出。

為了應(yīng)對這一挑戰(zhàn)，行業(yè)內(nèi)開始尋求通過設(shè)置大規(guī)模集成電路來提高芯片計算性能的途徑。但大規(guī)模集成電路也帶來了新的問題，如更高的功耗和復(fù)雜的互聯(lián)結(jié)構(gòu)，這使得芯片的設(shè)計和制造難度大幅增加，成本也隨之上升。在此背景下，三進(jìn)制邏輯應(yīng)運而生，而三進(jìn)制邏輯門電路作為構(gòu)成三進(jìn)制邏輯電路的基礎(chǔ)單元，其設(shè)計水平直接決定了三進(jìn)制邏輯電路的整體性能，華為此次申請的專利正是針對這一關(guān)鍵環(huán)節(jié)進(jìn)行了創(chuàng)新突破。

該專利具有哪些價值？

該專利具有多方面的重要價值。從技術(shù)層面來看，它為三進(jìn)制邏輯電路的發(fā)展提供了核心技術(shù)支持，推動了計算技術(shù)從傳統(tǒng)的二進(jìn)制向更高效的三進(jìn)制邁進(jìn)。通過簡化電路結(jié)構(gòu)、降低功耗和提高計算效率，該專利有望為未來的芯片設(shè)計帶來全新的思路和方法，引領(lǐng)芯片技術(shù)進(jìn)入一個新的發(fā)展階段。

從行業(yè)影響來看，這一專利的公布可能會重塑芯片行業(yè)的競爭格局。隨著三進(jìn)制邏輯電路技術(shù)的不斷成熟和應(yīng)用，具備該技術(shù)的企業(yè)將在芯片市場中占據(jù)更有利的地位。華為作為全球領(lǐng)先的科技企業(yè)，通過此次專利的布局，進(jìn)一步鞏固了其在計算技術(shù)領(lǐng)域的領(lǐng)先地位，同時也為其他企業(yè)樹立了技術(shù)創(chuàng)新的榜樣，激勵整個行業(yè)加大在三進(jìn)制邏輯等前沿技術(shù)領(lǐng)域的研發(fā)投入。

從未來應(yīng)用前景來看，該專利所涉及的技術(shù)有望在多個領(lǐng)域發(fā)揮重要作用。在大數(shù)據(jù)處理領(lǐng)域，更高的計算效率和信息密度能夠加速數(shù)據(jù)的分析和處理速度，為企業(yè)提供更及時、準(zhǔn)確的決策支持；在人工智能領(lǐng)域，更強大的計算能力可以推動人工智能算法的不斷優(yōu)化和創(chuàng)新，實現(xiàn)更智能、更高效的人工智能應(yīng)用；在物聯(lián)網(wǎng)領(lǐng)域，低功耗的三進(jìn)制邏輯電路可以延長物聯(lián)網(wǎng)設(shè)備的續(xù)航時間，促進(jìn)物聯(lián)網(wǎng)的廣泛應(yīng)用。

華為“三進(jìn)制邏輯門電路”專利公布后，對未來科技產(chǎn)業(yè)會有怎樣的影響？

華為此次“三進(jìn)制邏輯門電路”專利的公布，是其在計算技術(shù)領(lǐng)域的一次重要創(chuàng)新突破，具有深遠(yuǎn)的技術(shù)意義和行業(yè)影響。未來，隨著該技術(shù)的不斷發(fā)展和應(yīng)用，它將為全球科技產(chǎn)業(yè)的發(fā)展帶來新的機遇和變革，推動計算技術(shù)邁向新的高度，在多個領(lǐng)域催生新的應(yīng)用和商業(yè)模式。

生成海報

免責(zé)聲明：本網(wǎng)站內(nèi)容主要來自原創(chuàng)、合作伙伴供稿和第三方自媒體作者投稿，凡在本網(wǎng)站出現(xiàn)的信息，均僅供參考。本網(wǎng)站將盡力確保所提供信息的準(zhǔn)確性及可靠性，但不保證有關(guān)資料的準(zhǔn)確性及可靠性，讀者在使用前請進(jìn)一步核實，并對任何自主決定的行為負(fù)責(zé)。本網(wǎng)站對有關(guān)資料所引致的錯誤、不確或遺漏，概不負(fù)任何法律責(zé)任。任何單位或個人認(rèn)為本網(wǎng)站中的網(wǎng)頁或鏈接內(nèi)容可能涉嫌侵犯其知識產(chǎn)權(quán)或存在不實內(nèi)容時，應(yīng)及時向本網(wǎng)站提出書面權(quán)利通知或不實情況說明，并提供身份證明、權(quán)屬證明及詳細(xì)侵權(quán)或不實情況證明。本網(wǎng)站在收到上述法律文件后，將會依法盡快聯(lián)系相關(guān)文章源頭核實，溝通刪除相關(guān)內(nèi)容或斷開相關(guān)鏈接。