臺積電將公布2nm工藝細節(jié) 功耗降低30%

8月29日消息(郭睿琦)在9月份量產(chǎn)3nm工藝之后,臺積電下一代的工藝也已經(jīng)在路上了,2nm工藝未來兩年中將接替3nm工藝,這一代工藝也會放棄FinFET晶體管,跟三星、Intel一樣走向GAA環(huán)繞柵極晶體管技術。臺積電在6月份正式公布了2nm工藝,并透露了一些技術細節(jié),相比3nm工藝,在相同功耗下,2nm速度快10~15%;相同速度下,功耗降低25~30%。

免責聲明:本網(wǎng)站內容主要來自原創(chuàng)、合作伙伴供稿和第三方自媒體作者投稿,凡在本網(wǎng)站出現(xiàn)的信息,均僅供參考。本網(wǎng)站將盡力確保所提供信息的準確性及可靠性,但不保證有關資料的準確性及可靠性,讀者在使用前請進一步核實,并對任何自主決定的行為負責。本網(wǎng)站對有關資料所引致的錯誤、不確或遺漏,概不負任何法律責任。任何單位或個人認為本網(wǎng)站中的網(wǎng)頁或鏈接內容可能涉嫌侵犯其知識產(chǎn)權或存在不實內容時,應及時向本網(wǎng)站提出書面權利通知或不實情況說明,并提供身份證明、權屬證明及詳細侵權或不實情況證明。本網(wǎng)站在收到上述法律文件后,將會依法盡快聯(lián)系相關文章源頭核實,溝通刪除相關內容或斷開相關鏈接。

2022-08-29
臺積電將公布2nm工藝細節(jié) 功耗降低30%
功耗降低30%

長按掃碼 閱讀全文