原標(biāo)題：性能質(zhì)飛躍：解讀PCIe 4.0 SSD技術(shù)

今年五月,在2019臺北電腦展上，群聯(lián)攜手 AMD，共同宣布PCIe 4.0 應(yīng)用時代來臨，共組新世代效能應(yīng)用 PC 平臺及產(chǎn)業(yè)生態(tài)圈，目前AMD旗下支持PCIe 4.0的第三代處理器和X570系列主板已經(jīng)全面開售，這也意味著PCIe 4.0正式進(jìn)入實用階段。與此同時，相關(guān)廠商也第一時間拿出了PCIe 4.0標(biāo)準(zhǔn)的SSD產(chǎn)品公布于世，這標(biāo)志著SSD開始進(jìn)入PCIe 4.0時代？

所謂PCIe也稱PCI-Express全稱(peripheral component interconnect express)，它是一種高速串行計算機(jī)擴(kuò)展總線標(biāo)準(zhǔn)，它原來的名稱為“3GIO”，是由英特爾在2001年提出的，旨在替代舊的PCI，PCI-X和AGP總線標(biāo)準(zhǔn)。事實上，PCIe組建于1992年，由PCI-SIG（PCI特殊興趣組織）認(rèn)證發(fā)布后才改名為“PCI-Express”，簡稱“PCI-e”。它的主要優(yōu)勢就是數(shù)據(jù)傳輸速率高，而且還有相當(dāng)大的發(fā)展?jié)摿Α?/p>

目前，目前PCIe成員包括英特爾、AMD、NVIDIA、惠普、戴爾、高通、聯(lián)想、IBM等科技企業(yè)，PCI Express也有多種規(guī)格，從PCI Express x1到PCI Express x32，能滿足將來一定時間內(nèi)出現(xiàn)的低速設(shè)備和高速設(shè)備的需求。而目前的硬件主流標(biāo)準(zhǔn)是PCIe 3.0，其信號速率提升至8GT/s，約為上一代產(chǎn)品帶寬的兩倍，而且編碼方式也改成了更高效的128b/130b模式，因此單通道單向帶寬依然實現(xiàn)了接近翻倍的提升，16通道雙向帶寬高達(dá)31.5GB/s。

從發(fā)展進(jìn)度看，截止2019年1月份，主流主板均支持pcie 3.0，但到了5月份，群聯(lián)攜手 AMD推動更先進(jìn)的PCIe 4.0標(biāo)準(zhǔn)，那么，PCIe 4.0到底有多快？現(xiàn)在市面上又有哪些產(chǎn)品支持PCIe 4.0呢？

我們知道， 現(xiàn)行的PCIe 3.0規(guī)范，信號速率為8GT/s，編碼方式是128b/130b模式，即每傳輸128個Bit，需要發(fā)送130個Bit。那么，PCIe 3.0協(xié)議的每一條Lane支持 8 * 128 / 130 = 7.877 Gbps = 984.6 MB/s 的速率，一條PCIe 3.0 x16的通道，x16的可用帶寬為 7.877*16 = 126.031 Gbps = 15.754 GB/s，雙向帶寬高達(dá)31.5GB/s。

而PCIe 4.0，則是將這個帶寬再翻一倍。帶寬越大，能夠瞬間傳輸?shù)臄?shù)據(jù)也就越多，這意味著新的芯片Lane４條就可以達(dá)到８條甚至16條的能力，所以NVMe 協(xié)議的 SSD才能做出容量更大，速度更快的產(chǎn)品。

而在臺北展上，群聯(lián)也發(fā)布了自家的 PS5016-E16 控制芯片 IC，這是群聯(lián)目前的旗艦產(chǎn)品，也是消費(fèi)應(yīng)用市場上領(lǐng)先業(yè)界且唯一的 PCIe Gen4x4 NVMe SSD 控制芯片。采用 28nm 制程且搭載最新的 96 層 3D NAND 閃存以及第四 代的 LDPC 糾錯引擎，群聯(lián) PS5016-E16 控制芯片最高效能達(dá)到 5GB/s，這也是目前SSD所能達(dá)到的最快速度了。

具體到產(chǎn)品上，目前已知采用了PCIe4.0標(biāo)準(zhǔn)的產(chǎn)品有：影馳HOF Pro PCIe M.2、美商海盜船PCIe 4.0 SSD MP600以及 技嘉PCIe 4.0 SSD，它們均采用了群聯(lián)全新主控PS5016-E16，強(qiáng)大的效能讓它們展現(xiàn)出令人驚嘆的讀寫速度，比如商海盜船MP600 憑借新一代PCIe 4.0芯片，最高讀取速度達(dá)到5GB/s，在性能方面有了質(zhì)的飛躍。

目前來看，一些供應(yīng)商提供PCIe光纖產(chǎn)品，但這些通常僅在特定情況下才能使用，其中透明PCIe橋接優(yōu)于使用更主流的標(biāo)準(zhǔn)（如InfiniBand或以太網(wǎng)），可能需要額外的軟件支持它當(dāng)前的實現(xiàn)集中于距離而不是原始帶寬，并且通常不實現(xiàn)全×16鏈路。

在未來，移動PCIe也是一個應(yīng)用，其規(guī)范（縮寫為M-PCIe）允許PCI Express架構(gòu)在MIPI Alliance的M-PHY物理層技術(shù)上運(yùn)行?；谝呀?jīng)廣泛采用的M-PHY及其低功耗設(shè)計，移動PCIe允許PCI Express在平板電腦和智能手機(jī)中使用。

延伸閱讀：PCIe版本演化歷史！

PCIe最初被稱為HSI（用于高速互連），并在最終確定其PCI-SIG名稱PCI Express之前，將其名稱更改為3GIO（第三代I / O）。 名為阿拉帕霍工作組（AWG）的技術(shù)工作組制定了該標(biāo)準(zhǔn)。 對于初稿，特設(shè)工作組只包括英特爾工程師; 隨后特設(shè)工作組擴(kuò)大到包括行業(yè)伙伴。截至2013年，PCI Express版本4已經(jīng)起草，在2017將達(dá)到最終規(guī)格。在2016年P(guān)CI SIG的年度開發(fā)者大會上和英特爾開發(fā)者論壇上，Synopsys展示了一款在PCIe 4.0上運(yùn)行的系統(tǒng)。

PCIe 1.0a

2003年，PCI-SIG推出了PCIe 1.0a，每通道數(shù)據(jù)速率為250 MB / s，傳輸速率為每秒2.5 gigatransfer（GT / s）。 傳輸速率表示為每秒傳輸量，而不是每秒位數(shù)，因為傳輸量包括不提供額外吞吐量的開銷位; PCIe 1.x使用8b / 10b編碼方案，導(dǎo)致占用了20% （= 2/10）的原始信道帶寬。

PCIe 1.1

2005年，PCI-SIG推出了PCIe 1.1。 此更新的規(guī)范包括澄清和幾項改進(jìn)，但與PCI Express 1.0a完全兼容。 數(shù)據(jù)速率沒有變化。

PCIe 2.0

PCI-SIG于2007年1月15日宣布推出PCI Express Base 2.0規(guī)范。PCIe 2.0標(biāo)準(zhǔn)將PCIe 1.0至5 GT / s的傳輸速率提高了一倍，每通道吞吐量從250 MB / s上升到500 MB / s。因此，32通道PCIe連接器（×32）可支持高達(dá)16 GB / s的總吞吐量。

PCIe 2.0主板插槽與PCIe v1.x卡完全向后兼容。 PCIe 2.0卡也通常使用PCI Express 1.1的可用帶寬向下兼容PCIe 1.x主板?？傮w來說，為v2.0設(shè)計的顯卡或主板將與另一個v1.1或v1.0a配合使用。

PCI-SIG還表示，PCIe 2.0具有對點對點數(shù)據(jù)傳輸協(xié)議及其軟件架構(gòu)的改進(jìn)。

英特爾首款支持PCIe 2.0的芯片組是X38，截至2007年10月21日，各種廠商（Abit，Asus，Gigabyte）開始出貨。AMD開始使用其AMD 700芯片組系列支持PCIe 2.0，nVidia從MCP72開始。Intel的所有芯片組，包括Intel P35芯片組，都支持PCIe 1.1或1.0a。

像1.x一樣，PCIe 2.0使用8b / 10b編碼方案，因此每通道提供5 GT / s原始數(shù)據(jù)速率的有效4 Gbit / s最大傳輸速率。

PCIe 2.1

PCI Express 2.1（其規(guī)范日期為2009年3月4日）支持計劃在PCI Express 3.0中全面實施的大部分管理，支持和故障排除系統(tǒng)。 但是，速度與PCI Express 2.0相同。 不幸的是，插槽功率的增加打破了PCI Express 2.1卡和1.0 / 1.0a的一些較舊的主板之間的向后兼容性，但是大多數(shù)具有PCI Express 1.1連接器的主板都由廠商通過實用程序提供BIOS更新，以支持向后兼容性 的PCIe 2.1。

PCIe 3.0

PCI Express 3.0基本規(guī)范版本3.0在多個延遲之后于2010年11月提供。 2007年8月，PCI-SIG宣布PCI Express 3.0將以每秒8吉比特的速度（GT / s）進(jìn)行比特率，并且將與現(xiàn)有的PCI Express實現(xiàn)向后兼容。當(dāng)時還宣布，PCI Express 3.0的最終規(guī)范將延遲到2010年第二季度。PCI Express 3.0規(guī)范的新功能包括增強(qiáng)信令和數(shù)據(jù)完整性的一些優(yōu)化，包括發(fā)射機(jī)和接收機(jī)均衡，PLL改進(jìn)，時鐘數(shù)據(jù)恢復(fù)和當(dāng)前支持的拓?fù)涞耐ǖ涝鰪?qiáng)。

PCI-SIG的分析發(fā)現(xiàn)，在PCI-SIG互連帶寬擴(kuò)展的可行性方面進(jìn)行了為期6個月的技術(shù)分析，發(fā)現(xiàn)每秒8個千兆傳輸速率可以在主流硅工藝技術(shù)中制造，并且可以部署在現(xiàn)有的低成本材料和基礎(chǔ)設(shè)施上，同時保持對PCI Express協(xié)議棧的完全兼容性（可忽略不計的影響）。

PCI Express 3.0將編碼方案從之前的8b / 10b編碼升級到128b / 130b，將帶寬開銷從PCI Express 2.0的20%降低到大約1.54%（= 2/130）。這通過稱為“加擾”的技術(shù)來實現(xiàn)，該技術(shù)將已知的二進(jìn)制多項式應(yīng)用于反饋拓?fù)渲械臄?shù)據(jù)流。因為加擾多項式是已知的，所以可以通過使用反多項式的反饋拓?fù)溥\(yùn)行數(shù)據(jù)來恢復(fù)數(shù)據(jù)。 PCI Express 3.0的8 GT / s比特率有效地提供每通道985 MB / s，實際上相對于PCI Express 2.0的通道帶寬翻倍

2010年11月18日，PCI特別興趣小組正式向其成員發(fā)布了完成的PCI Express 3.0規(guī)范，以便根據(jù)新版本的PCI Express構(gòu)建設(shè)備。

PCIe 3.1

2013年9月，PCI Express 3.1規(guī)格已經(jīng)宣布在2013年底或2014年初發(fā)布，在三個方面整合了PCI Express 3.0規(guī)范的各種改進(jìn)：電源管理，性能和功能它于2014年11月發(fā)布。

PCIe 4.0

2011年11月29日，PCI-SIG宣布PCI Express 4.0提供16Gb / s比特率，使PCI Express 3.0提供的帶寬增加一倍，同時保持軟件支持和二手機(jī)械接口的向后兼容性。 PCI Express 4.0規(guī)格也將帶來OCuLink-2，這是Thunderbolt連接器的替代品。 OCuLink版本2將具有高達(dá)16 GT / s（總共8GB / s×4通道），而Thunderbolt 3連接器的最大帶寬為5GB / s。 另外，還要研究主動和空閑功率優(yōu)化。 最終規(guī)格預(yù)計將于2017年發(fā)布。

在2016年8月，Synopsys在英特爾開發(fā)者論壇上展示了運(yùn)行PCIe 4.0的測試機(jī)。 他們的知識產(chǎn)權(quán)已經(jīng)授權(quán)給幾家計劃在2016年底提供其芯片和產(chǎn)品的公司。

PCI-E SD 7.0

2018年6月，SD協(xié)會已經(jīng)基本完成了全新一代SD 7.0標(biāo)準(zhǔn)規(guī)范的制定工作，計劃在2018年6月26-28日上海舉辦的MWC大會上正式公布。

生成海報

免責(zé)聲明：本網(wǎng)站內(nèi)容主要來自原創(chuàng)、合作伙伴供稿和第三方自媒體作者投稿，凡在本網(wǎng)站出現(xiàn)的信息，均僅供參考。本網(wǎng)站將盡力確保所提供信息的準(zhǔn)確性及可靠性，但不保證有關(guān)資料的準(zhǔn)確性及可靠性，讀者在使用前請進(jìn)一步核實，并對任何自主決定的行為負(fù)責(zé)。本網(wǎng)站對有關(guān)資料所引致的錯誤、不確或遺漏，概不負(fù)任何法律責(zé)任。任何單位或個人認(rèn)為本網(wǎng)站中的網(wǎng)頁或鏈接內(nèi)容可能涉嫌侵犯其知識產(chǎn)權(quán)或存在不實內(nèi)容時，應(yīng)及時向本網(wǎng)站提出書面權(quán)利通知或不實情況說明，并提供身份證明、權(quán)屬證明及詳細(xì)侵權(quán)或不實情況證明。本網(wǎng)站在收到上述法律文件后，將會依法盡快聯(lián)系相關(guān)文章源頭核實，溝通刪除相關(guān)內(nèi)容或斷開相關(guān)鏈接。