前言
2022年3月，芯片制造商英特爾、臺積電、三星聯(lián)合日月光、AMD、ARM、高通、谷歌、微軟、Meta(Facebook)等十家行業(yè)巨頭共同推出了全新的通用芯片互聯(lián)標準——UCle。
幾乎與此同時，中國IP和芯片定制及GPU賦能型領(lǐng)軍企業(yè)芯動科技宣布率先推出國產(chǎn)自主研發(fā)物理層兼容UCIe標準的IP解決方案-Innolink™ Chiplet，這是國內(nèi)首套跨工藝、跨封裝的Chiplet連接解決方案，且已在先進工藝上量產(chǎn)驗證成功!
▲ Innolink™Chiplet架構(gòu)圖
隨著高性能計算、云服務、邊緣端、企業(yè)應用、5G通信、人工智能、自動駕駛、移動設(shè)備等應用的高速發(fā)展，算力、內(nèi)存、存儲和互連的需求呈現(xiàn)爆炸式增長。但同時，先進工藝芯片迭代也面臨著開發(fā)難度大、生產(chǎn)成本高、良品率低的窘境，即先進制程工藝下芯片面臨著性能與成本的矛盾，Chiplet技術(shù)在這一背景下得到快速發(fā)展。
▲ 制程工藝發(fā)展和晶體管密度增加導致開發(fā)成本急劇上升
Chiplet技術(shù)的核心是多芯粒(Die to Die)互聯(lián)，利用更短距離、更低功耗、更高密度的芯片裸die間連接方式，突破單晶片(monolithic)的性能和良率瓶頸，降低較大規(guī)模芯片的開發(fā)時間、成本和風險，實現(xiàn)異構(gòu)復雜高性能SoC的集成，滿足不同廠商的芯粒之間的互聯(lián)需求，達到產(chǎn)品的最佳性能和長生命周期。
▲ Chiplet核心技術(shù)是多芯?；ヂ?lián)
近年，AMD、蘋果和英偉達等國際巨頭都發(fā)布了標志性的Chiplet旗艦產(chǎn)品，并在各個應用領(lǐng)域取得極大成功，進一步驗證了Chiplet技術(shù)的可行性和發(fā)展前景，使得Chiplet互聯(lián)這一核心技術(shù)日益受到市場追捧!
▲ 多芯?；ヂ?lián)的Chiplet技術(shù)是實現(xiàn)高性能異構(gòu)系統(tǒng)的發(fā)展趨勢
▲ 蘋果自研M1Ultra芯片應用Chiplet技術(shù)實現(xiàn)性能翻倍
Chiplet早期發(fā)展協(xié)議混亂 各公司制定自己的私有標準
此前，眾多的芯片廠商都在推自己的互聯(lián)標準，比如Marvell在推出模塊化芯片架構(gòu)時采用了Kandou總線接口;NVIDIA擁有用于GPU的高速互聯(lián)NV Link方案;英特爾推出了EMIB (Embedded Die interconnect bridge)接口;臺積電和Arm合作搞了LIPINCON協(xié)議;AMD也有Infinity Fabrie總線互聯(lián)技術(shù)等等。芯動科技奮起直追緊隨其后，2020年在國內(nèi)率先推出自主研發(fā)的Innolink™ Chiplet標準并實現(xiàn)授權(quán)量產(chǎn)。
Chiplet技術(shù)核心就是Die to Die互聯(lián)，實現(xiàn)大帶寬下的多芯片算力合并，形成多樣化、多工藝的芯片組合。顯然，如果各家芯片廠商都在推自己的標準，這將導致不同廠商的Chiplet之間的互聯(lián)障礙，限制Chiplet的發(fā)展。因此，實現(xiàn)各個芯粒之間高速互聯(lián)，需要芯片設(shè)計公司、EDA廠商、Foundry、封測廠商等上下游產(chǎn)業(yè)鏈協(xié)調(diào)配合、建立統(tǒng)一的接口標準，從而實現(xiàn)Chiplet技術(shù)的量產(chǎn)應用并真正降低成本，加速整個Chiplet生態(tài)的發(fā)展。于是，UCIe標準應運而生。
UCIe的建立將有力推動Chiplet連接標準發(fā)展
前不久，UCIe標準發(fā)布引起了業(yè)界高度關(guān)注與熱議，因為這是由一條比較完整的產(chǎn)業(yè)鏈提出的開放的、可互操作性的標準，能有效解決當前先進工藝芯片產(chǎn)業(yè)上下游發(fā)展的難題，降低成本、提升性能。
Universal Chiplet Interconnect Express (UCIe)®是一個開放的、行業(yè)通用的Chiplet(芯粒)的高速互聯(lián)標準，由英特爾、AMD、ARM、高通、三星、臺積電、日月光、Google 、Meta、微軟等十大行業(yè)巨頭聯(lián)合推出。它可以實現(xiàn)小芯片之間的封裝級互連，具有高帶寬、低延遲、低成本、低功耗等優(yōu)點，能夠滿足包括云端、邊緣端、企業(yè)級、5G、汽車、高性能計算和移動設(shè)備等在內(nèi)的整個計算領(lǐng)域，對算力、內(nèi)存、存儲和互連日益增長的高需求。通俗來講，UCIe是統(tǒng)一標準后的Chiplet，具有封裝集成不同Die的能力，這些Die可以來自不同的晶圓廠，也可以是采用不同的設(shè)計和封裝方式。
Innolink™Chiplet方案解讀
▲ 芯動Chiplet架構(gòu)師高專講演Innolink™Chiplet方案
就在Ucle標準發(fā)布后兩周，芯動科技就宣布推出首個國產(chǎn)自主研發(fā)物理層兼容UCIe標準的IP解決方案-Innolink™ Chiplet。芯動Chiplet架構(gòu)師高專表示：芯動在Chiplet技術(shù)領(lǐng)域積累了大量的客戶應用需求經(jīng)驗，并且和臺積電、intel、三星、美光等業(yè)界領(lǐng)軍企業(yè)有密切的技術(shù)溝通和合作探索，兩年前就開始了Innolink™的研發(fā)工作，率先明確Innolink B/C基于DDR的技術(shù)路線，并于2020年的Design Reuse全球會議上首次向業(yè)界公開Innolink A/B/C技術(shù)。
得益于正確的技術(shù)方向和超前的布局規(guī)劃，Innolink™的物理層與UCIe的標準保持一致，成為國內(nèi)首發(fā)、世界領(lǐng)先的自主UCIe Chiplet解決方案。
▲ InnolinkA/B/C實現(xiàn)方法
Innolink™ Chiplet的設(shè)計思路和技術(shù)特點：
1.業(yè)界很多公司認為Chiplet跨工藝、跨封裝的特性，會使其面臨復雜的信號衰減路徑，所以普遍使用SerDes差分技術(shù)以應對這一問題。芯動基于對Chiplet應用場景和技術(shù)趨勢的深刻理解，以及在DDR技術(shù)領(lǐng)域的絕對領(lǐng)先，認為相較于SerDes路線，DDR技術(shù)更適合Chiplet互聯(lián)和典型應用，而且不同封裝場景需要用到不同的DDR技術(shù)方案。
2.Chiplet(Die to Die)在短距PCB、基板、Interposer上連接時，路徑短、干擾少、信號完整性好，此時采用DDR技術(shù)路線在延時功耗和帶寬密度上更具優(yōu)勢。在短距離PCB、基板、Interposer平臺上，DDR對比SerDes的優(yōu)勢如下：
Chiplet的核心目標就是高密度和低功耗，DDR技術(shù)滿足多芯?；ヂ?lián)的高密度、低功耗、低延遲等綜合需求，可使多芯粒像單芯粒一樣工作，單芯粒總線延展至多芯粒。因此，芯動綜合考慮SerDes和DDR的技術(shù)特點，在Innolink-B/C 采用了DDR的方式實現(xiàn)，提供基于GDDR6/LPDDR5技術(shù)的高速、高密度、高帶寬連接方案。
3.標準封裝使用MCM傳統(tǒng)基板作為Chiplet互聯(lián)的介質(zhì)，具備成本便宜等特點，是對成本較為敏感的Chiplet應用場景首選;先進封裝如Interposer，具備密度高、良品率低、成本高等特點，則是對價格不敏感的高性能應用場景首選。在UCIe定義正式發(fā)布前，Innolink-B/C就提前實現(xiàn)了這兩種封裝場景的應用，驗證了其對市場前景和Chiplet技術(shù)趨勢的準確判斷。
▲UCIe定義不同封裝標準的主要性能指標
4.針對長距離PCB、線纜的Chiplet連接，Innolink-A提供基于SerDes差分信號的連接方案，以補償長路徑的信號衰減。
5.總的來看，Innolink-A/B/C實現(xiàn)了跨工藝、跨封裝的Chiplet量產(chǎn)方案，成為業(yè)界領(lǐng)先!圍繞著Innolink™ Chiplet IP技術(shù)，芯動同時還提供封裝設(shè)計、可靠性驗證、信號完整性分析、DFT、熱仿真、測試方案等整套解決方案!
▲ Innolink™Chiplet的設(shè)計包含了UCIe的Chiplet連接先進、標準封裝定義
圖中顯示UCIe分了3個層次，Protocol Layer協(xié)議層、die to die Adapter互聯(lián)層、Physical Layer物理層。其中協(xié)議層就是常用的PCIE、CXL等上層協(xié)議，底層的Die to Die和PHY物理層，即是和Innolink™同樣的實現(xiàn)方式。
總結(jié)：芯動準確地把握了Chiplet技術(shù)方向，并前瞻性地完成設(shè)計驗證，與后來推出的UCIe技術(shù)方向一致，為Innolink™兼容UCIe標準奠定基礎(chǔ)，成為業(yè)界領(lǐng)先方案。
這聽起來像押中高考大題的故事，其實Innolink™背后的技術(shù)極為復雜，正因為芯動掌握了高速SerDes、GDDR6/6X、LPDDR5/DDR5、HBM3、基板和Interposer設(shè)計方案、高速信號完整性分析、先進工藝封裝、測試方法等等世界領(lǐng)先的核心技術(shù)，并且經(jīng)過大量客戶需求落地和量產(chǎn)驗證迭代。博觀而約取，厚積而薄發(fā)，“押中題”無疑是是芯動技術(shù)團隊長期投入和耕耘的成果!
芯動準備了滿滿一桌的大餐 等著UCIe這個客人上桌!
Innolink™ Chiplet是芯動先進IP之集大成者，代表著國內(nèi)乃至世界領(lǐng)先水平，聞之不如見之，我們來盤點一下其內(nèi)部實現(xiàn)的基礎(chǔ)技術(shù)。
▲ 18GbpsGDDR6單端信號量產(chǎn)驗證
▲ 21Gbps PAM4 DQ eye, single ended
▲ HBM3 6.4Gbps 高速眼圖
▲ 全球首個GDDR6/6X combo IP量產(chǎn)
▲ 32/56GSerDes眼圖
▲ 風華1號4K高性能GPU應用Innolink™Chiplet實現(xiàn)性能翻倍
▲ 先進封裝信號完整性分析
▲ 封裝熱效應仿真
看到這些賞心悅目的IP驗證測試眼圖，相信大家對Innolink™ Chiplet有了更加客觀的認知。追本溯源，這些成果反映的另一問題也值得探討，為什么芯動能在這么多先進技術(shù)上取得如此耀眼的成績?
為什么要做先進IP?有哪些挑戰(zhàn)和困難?
芯動科技的CEO敖海先生是技術(shù)出身，長期保持和一線研發(fā)工程一起討論架構(gòu)、改代碼、調(diào)電路、定方案的習慣，從領(lǐng)導人至一線員工，全公司都秉承踏實進取、勇于創(chuàng)新、務實精進的作風。見微知著，芯動研發(fā)團隊能持續(xù)攻克一個個技術(shù)難關(guān)、攀登一座座行業(yè)高峰也就不奇怪了。正因于此，芯動才能保持對市場的敏銳判斷和技術(shù)發(fā)展的持續(xù)領(lǐng)先!
▲ CEO親自參與研發(fā)工作，帶領(lǐng)團隊勇爭領(lǐng)先!
敖海認為，現(xiàn)階段先進工藝芯片技術(shù)迅速發(fā)展、高性能應用需求急劇增加，只有不畏挑戰(zhàn)迎難而上、搶先占領(lǐng)技術(shù)高地，在Chiplet等先進IP技術(shù)上對標海外巨頭，并在某些領(lǐng)域?qū)崿F(xiàn)彎道超越，才能在市場上站穩(wěn)腳跟，有效賦能國產(chǎn)半導體發(fā)展!
▲ 芯動科技CEO敖海先生
首發(fā)先進IP技術(shù)具備很多優(yōu)勢，可以快速贏得業(yè)界認可、第一時間導入客戶需求并設(shè)計驗證、廣泛獲得Foundry和封測等上下游的大力支持。在市場應用成熟時，還可以讓廣大芯片客戶用上量產(chǎn)驗證的、可靠安全的IP，從而根據(jù)新的升級方向迅速實現(xiàn)技術(shù)迭代，進一步推動業(yè)務增長。一步領(lǐng)先、步步領(lǐng)先，從IP切入是極具實際意義的。
當然，首發(fā)推出先進工藝IP面臨很多困難:
1.沒有參照對象，試錯成本高。
第一個吃螃蟹的人，先進道路的開拓者，總要付出加倍的努力。在很多大的技術(shù)節(jié)點上并沒摸石頭過河的說法，需要不斷的摸索嘗試。通俗點講就是一個個坑踩個遍，踩結(jié)實了，路就平了。
2.對團隊要求高。
一個先進IP，從數(shù)字到模擬、后端到工藝、流片到封測，每個環(huán)節(jié)都要資深的技術(shù)人員，芯動經(jīng)過16年的積累，打造一支技術(shù)過硬的隊伍，后來居上，面對國外廠商的先發(fā)優(yōu)勢毫不退讓，用實力贏得全球客戶認可。
3.先進工藝流片驗證成本高。
先進工藝的IP流片驗證成本很高昂，設(shè)計工時、FinFet工藝MPW或者流片費用、封測等累加，每次驗證的費用輕輕松松破百萬美元。
某種意義上，芯動在先進IP領(lǐng)域獲得的優(yōu)勢和業(yè)界認可，以及6大合作晶圓廠在工藝、流片成本、產(chǎn)能上給予的巨大幫助，都是做先進工藝IP的好處。
先進IP的重要意義
有和沒有先進IP區(qū)別是很大的，有先進IP能夠使市場更加理性，同時滿足國產(chǎn)高端芯片自主可控、技術(shù)迭代的迫切需求!
▲ 芯動科技主辦的2021國產(chǎn)IP與定制芯片生態(tài)大會盛況
芯動的先進IP技術(shù)，一方面引領(lǐng)行業(yè)技術(shù)的創(chuàng)新，塑造半導體企業(yè)的全球化長遠發(fā)展視野，另一方面填補國內(nèi)高性能芯片的應用空白，助力國內(nèi)高端芯片發(fā)展。
芯動16年來重兵投入全球先進工藝、專注國產(chǎn)自主IP研發(fā)，在高性能計算平臺、多媒體終端&汽車電子平臺、IoT物聯(lián)網(wǎng)平臺等應用領(lǐng)域打造了核心優(yōu)勢，超過200次的流片記錄、逾60億顆授權(quán)量產(chǎn)芯片、10億顆以上高端定制SoC量產(chǎn)，默默耕耘、腳踏實地，為賦能高端芯片做出重要貢獻!
（免責聲明：本網(wǎng)站內(nèi)容主要來自原創(chuàng)、合作伙伴供稿和第三方自媒體作者投稿，凡在本網(wǎng)站出現(xiàn)的信息，均僅供參考。本網(wǎng)站將盡力確保所提供信息的準確性及可靠性，但不保證有關(guān)資料的準確性及可靠性，讀者在使用前請進一步核實，并對任何自主決定的行為負責。本網(wǎng)站對有關(guān)資料所引致的錯誤、不確或遺漏，概不負任何法律責任。
任何單位或個人認為本網(wǎng)站中的網(wǎng)頁或鏈接內(nèi)容可能涉嫌侵犯其知識產(chǎn)權(quán)或存在不實內(nèi)容時，應及時向本網(wǎng)站提出書面權(quán)利通知或不實情況說明，并提供身份證明、權(quán)屬證明及詳細侵權(quán)或不實情況證明。本網(wǎng)站在收到上述法律文件后，將會依法盡快聯(lián)系相關(guān)文章源頭核實，溝通刪除相關(guān)內(nèi)容或斷開相關(guān)鏈接。 ）
