英特爾加速制程工藝和封裝技術(shù)創(chuàng)新

7月27日消息，英特爾公司今天公布了公司有史以來最詳細的制程工藝和封裝技術(shù)路線圖，展示了一系列底層技術(shù)創(chuàng)新，這些創(chuàng)新技術(shù)將不斷驅(qū)動從現(xiàn)在到2025年乃至更遠未來的新產(chǎn)品開發(fā)。除了公布其近十多年來首個全新晶體管架構(gòu) RibbonFET 和業(yè)界首個全新的背面電能傳輸網(wǎng)絡(luò)PowerVia之外，英特爾還重點介紹了迅速采用下一代極紫外光刻（EUV）技術(shù)的計劃，即高數(shù)值孔徑（High-NA）EUV。英特爾有望率先獲得業(yè)界第一臺High-NA EUV光刻機。

英特爾公司CEO帕特·基辛格在以“英特爾加速創(chuàng)新”為主題的全球線上發(fā)布會中表示：“基于英特爾在先進封裝領(lǐng)域毋庸置疑的領(lǐng)先性，我們正在加快制程工藝創(chuàng)新的路線圖，以確保到 2025 年制程性能再度領(lǐng)先業(yè)界。英特爾正利用我們無可比擬的持續(xù)創(chuàng)新的動力，實現(xiàn)從晶體管到系統(tǒng)層面的全面技術(shù)進步。在窮盡元素周期表之前，我們將堅持不懈地追尋摩爾定律的腳步，并持續(xù)利用硅的神奇力量不斷推進創(chuàng)新。”

業(yè)界早就意識到，從1997年開始，基于納米的傳統(tǒng)制程節(jié)點命名方法，不再與晶體管實際的柵極長度相對應(yīng)。如今，英特爾為其制程節(jié)點引入了全新的命名體系，創(chuàng)建了一個清晰、一致的框架，幫助客戶對整個行業(yè)的制程節(jié)點演進建立一個更準確的認知。隨著英特爾代工服務(wù)（IFS）的推出，讓客戶清晰了解情況比以往任何時候都顯得更加重要?；粮裾f：“今天公布的創(chuàng)新技術(shù)不僅有助于英特爾規(guī)劃產(chǎn)品路線圖，同時對我們的代工服務(wù)客戶也至關(guān)重要。業(yè)界對英特爾代工服務(wù)（IFS）有強烈的興趣，今天我很高興我們宣布了首次合作的兩位重要客戶。英特爾代工服務(wù)已揚帆起航！”

英特爾技術(shù)專家詳述了以下路線圖，其中包含新的節(jié)點命名和實現(xiàn)每個制程節(jié)點的創(chuàng)新技術(shù)：

基于 FinFET 晶體管優(yōu)化，Intel 7與 Intel 10nm SuperFin 相比，每瓦性能將提升約10%-15%。2021年即將推出的Alder Lake客戶端產(chǎn)品將會采用Intel 7 工藝，之后是面向數(shù)據(jù)中心的 Sapphire Rapids預(yù)計將于 2022 年第一季度投產(chǎn)。

Intel 4完全采用 EUV 光刻技術(shù)，可使用超短波長的光，刻印極微小的圖樣。憑借每瓦性能約 20% 的提升以及芯片面積的改進，Intel 4將在 2022 年下半年投產(chǎn)，并于 2023 年出貨，這些產(chǎn)品包括面向客戶端的 Meteor Lake 和面向數(shù)據(jù)中心的 Granite Rapids。

Intel 3憑借FinFET 的進一步優(yōu)化和在更多工序中增加對EUV使用，較之Intel 4將在每瓦性能上實現(xiàn)約18%的提升，在芯片面積上也會有額外改進。 Intel 3將于2023年下半年開始用于相關(guān)產(chǎn)品生產(chǎn)。

Intel 20A將憑借RibbonFET和PowerVia兩大突破性技術(shù)開啟埃米時代。RibbonFET 是英特爾對Gate All Around晶體管的實現(xiàn)，它將成為公司自 2011 年率先推出 FinFET 以來的首個全新晶體管架構(gòu)。該技術(shù)加快了晶體管開關(guān)速度，同時實現(xiàn)與多鰭結(jié)構(gòu)相同的驅(qū)動電流，但占用的空間更小。PowerVia 是英特爾獨有的、業(yè)界首個背面電能傳輸網(wǎng)絡(luò)，通過消除晶圓正面供電布線需求來優(yōu)化信號傳輸。Intel 20A 預(yù)計將在 2024 年推出。英特爾也很高興能在Intel 20A 制程工藝技術(shù)上，與高通公司進行合作。

2025 年及更遠的未來：從Intel 20A更進一步的Intel 18A節(jié)點也已在研發(fā)中，將于2025年初推出，它將對RibbonFET進行改進，在晶體管性能上實現(xiàn)又一次重大飛躍。英特爾還致力于定義、構(gòu)建和部署下一代High-NA EUV，有望率先獲得業(yè)界第一臺High-NA EUV光刻機。英特爾正與 ASML 密切合作，確保這一行業(yè)突破性技術(shù)取得成功，超越當前一代 EUV。

英特爾高級副總裁兼技術(shù)開發(fā)總經(jīng)理Ann Kelleher博士表示：“英特爾有著悠久的制程工藝基礎(chǔ)性創(chuàng)新的歷史，這些創(chuàng)新均驅(qū)動了行業(yè)的飛躍。我們引領(lǐng)了從90納米應(yīng)變硅向45納米高K金屬柵極的過渡，并在22納米時率先引入FinFET。憑借RibbonFET 和 PowerVia兩大開創(chuàng)性技術(shù)，Intel 20A 將成為制程技術(shù)的另一個分水嶺。”

英特爾高級副總裁兼技術(shù)開發(fā)總經(jīng)理Ann Kelleher博士

隨著英特爾全新IDM 2.0戰(zhàn)略的實施，封裝對于實現(xiàn)摩爾定律的益處變得更加重要。英特爾宣布，AWS 將成為首個使用英特爾代工服務(wù)（IFS）封裝解決方案的客戶。英特爾對領(lǐng)先行業(yè)的先進封裝路線圖提出：

EMIB作為首個 2.5D 嵌入式橋接解決方案將繼續(xù)引領(lǐng)行業(yè)，英特爾自2017年以來一直在出貨EMIB產(chǎn)品。Sapphire Rapids 將成為采用EMIB（嵌入式多芯片互連橋接）批量出貨的首個英特爾®至強®數(shù)據(jù)中心產(chǎn)品。它也將是業(yè)界首個提供幾乎與單片設(shè)計相同性能的，但整合了兩個光罩尺寸的器件。繼Sapphire Rapids之后，下一代 EMIB的凸點間距將從 55微米縮短至 45微米。

Foveros利用晶圓級封裝能力，提供史上首個 3D 堆疊解決方案。Meteor Lake是在客戶端產(chǎn)品中實現(xiàn)Foveros技術(shù)的第二代部署。該產(chǎn)品具有 36微米的凸點間距，不同晶片可基于多個制程節(jié)點，熱設(shè)計功率范圍為 5-125W。

Foveros Omni開創(chuàng)了下一代Foveros技術(shù)，通過高性能3D堆疊技術(shù)為裸片到裸片的互連和模塊化設(shè)計提供了無限制的靈活性。Foveros Omni允許裸片分解，將基于不同晶圓制程節(jié)點的多個頂片與多個基片混合搭配，預(yù)計將于2023年用到量產(chǎn)的產(chǎn)品中。

Foveros Direct實現(xiàn)了向直接銅對銅鍵合的轉(zhuǎn)變，它可以實現(xiàn)低電阻互連，并使得從晶圓制成到封裝開始，兩者之間的界限不再那么截然。Foveros Direct 實現(xiàn)了10微米以下的凸點間距，使3D堆疊的互連密度提高了一個數(shù)量級，為功能性裸片分區(qū)提出了新的概念，這在以前是無法實現(xiàn)的。Foveros Direct 是對 Foveros Omni 的補充，預(yù)計也將于 2023年用到量產(chǎn)的產(chǎn)品中。

今天討論的突破性技術(shù)主要在英特爾俄勒岡州和亞利桑那州的工廠開發(fā)，這鞏固了英特爾作為美國唯一一家同時擁有芯片研發(fā)和制造能力的領(lǐng)先企業(yè)的地位。此外，這些創(chuàng)新還得益于與美國和歐洲合作伙伴生態(tài)系統(tǒng)的緊密合作。深入的合作關(guān)系是將基礎(chǔ)性創(chuàng)新從實驗室研發(fā)投入到量產(chǎn)制造的關(guān)鍵，英特爾致力于與各地政府合作，強化供應(yīng)鏈，并推動經(jīng)濟和國家安全。

生成海報

免責聲明：本網(wǎng)站內(nèi)容主要來自原創(chuàng)、合作伙伴供稿和第三方自媒體作者投稿，凡在本網(wǎng)站出現(xiàn)的信息，均僅供參考。本網(wǎng)站將盡力確保所提供信息的準確性及可靠性，但不保證有關(guān)資料的準確性及可靠性，讀者在使用前請進一步核實，并對任何自主決定的行為負責。本網(wǎng)站對有關(guān)資料所引致的錯誤、不確或遺漏，概不負任何法律責任。任何單位或個人認為本網(wǎng)站中的網(wǎng)頁或鏈接內(nèi)容可能涉嫌侵犯其知識產(chǎn)權(quán)或存在不實內(nèi)容時，應(yīng)及時向本網(wǎng)站提出書面權(quán)利通知或不實情況說明，并提供身份證明、權(quán)屬證明及詳細侵權(quán)或不實情況證明。本網(wǎng)站在收到上述法律文件后，將會依法盡快聯(lián)系相關(guān)文章源頭核實，溝通刪除相關(guān)內(nèi)容或斷開相關(guān)鏈接。