在臺積電的3納米逐漸獲得芯片企業(yè)認可的情況下，近日Intel卻再次指出臺積電的3納米工藝并非真正的3納米，與Intel的7納米工藝差不多，這顯示出Intel在芯片工藝研發(fā)方面日益落后的情況下確實有點慌了。
Intel指出它的7納米工藝的晶體管密度達到1.234億晶體管每平方毫米，而臺積電的3納米工藝卻是1.24億晶體管每平方毫米，兩者的晶體管數量差不多，但是在命名上卻差距甚遠。
這已不是Intel第一次指責臺積電了，從臺積電量產10納米工藝以來，Intel就已連連指責臺積電的芯片工藝造假，這主要是因為Intel在2014年量產14納米之后，10納米、7納米工藝的量產都一再延遲。
對臺積電先進工藝的質疑除了Intel之外，還有高通等芯片企業(yè)當年也曾指出臺積電的先進工藝虛標，不過對于芯片生產企業(yè)臺積電和高通這些芯片企業(yè)來說，更先進的工藝是營銷的有效策略，同時更先進的工藝也確實提高了芯片的性能、降低了功耗，因此各方逐漸默認了這種命名規(guī)則。
眼見著指責臺積電的芯片工藝虛標，并無法給Intel帶來好處，近幾年來Intel也開始修改芯片工藝的命名方式，將它的7納米工藝命名為Intel4，而7納米工藝改良版則命名為Intel3，不過Intel3工藝的晶體管密度高于臺積電的3納米工藝。
芯片工藝的命名規(guī)則發(fā)生改變，其實始自28納米工藝之后，在那之前，柵極間距與工藝命名基本對應，例如90納米的柵極間距低于90納米、65納米的柵極間距低于65納米，但是從28納米之后，芯片工藝就越來越難以縮短柵極間距了。
當年臺積電研發(fā)的20納米、16納米都不太成功，第一代16納米工藝的性能甚至不如20納米，以至于當時大多數芯片企業(yè)都舍棄了16納米，第一代16納米僅獲得兩個客戶，隨后臺積電為16納米工藝引入了3D結構FinFET，如此16納米FinFET工藝大獲成功，而這也導致了柵極間距縮減速度遠低于28納米以上。
可以說從16納米FinFET之后，芯片制造工藝的命名方式就發(fā)生了重大轉變，此后的芯片工藝命名都是等效工藝，即是芯片性能可以提升兩成到三成以上就將之命名為新一代的工藝，而到了3納米，芯片工藝性能提升速度更慢了，臺積電宣稱3納米工藝可以提升10%-15%的性能，采用該工藝生產的A17處理器只提升了一成性能。
即是如此，臺積電的3納米工藝也存在著良率大幅下降的問題，第一代3納米工藝的良率低至55%，如今臺積電正努力改良3納米工藝，希望將第二代3納米工藝良率提升至九成以上。導致如此結果就在于隨著柵極間距的縮短，電子擊穿效應會越來越嚴重，存儲芯片為了確?？煽啃院湍陀眯?，就長期停留在10納米以上。
很明顯Intel也已清晰認識到原來的芯片工藝命名方式已不可延續(xù)，而等效工藝的命名方式讓芯片代工廠和芯片企業(yè)都滿意，可以作為營銷手段，簡單直接，Intel一面跟從臺積電的等效工藝命名方式，一面又指責臺積電玩數字游戲，這就有點無恥啦，到如今大家的工藝其實都是假的，有啥好指責的呢？
免責聲明：此文內容為第三方自媒體作者發(fā)布的觀察或評論性文章，所有文字和圖片版權歸作者所有，且僅代表作者個人觀點，與極客網無關。文章僅供讀者參考，并請自行核實相關內容。投訴郵箱：editor@fromgeek.com。
免責聲明：本網站內容主要來自原創(chuàng)、合作伙伴供稿和第三方自媒體作者投稿，凡在本網站出現的信息，均僅供參考。本網站將盡力確保所提供信息的準確性及可靠性，但不保證有關資料的準確性及可靠性，讀者在使用前請進一步核實，并對任何自主決定的行為負責。本網站對有關資料所引致的錯誤、不確或遺漏，概不負任何法律責任。任何單位或個人認為本網站中的網頁或鏈接內容可能涉嫌侵犯其知識產權或存在不實內容時，應及時向本網站提出書面權利通知或不實情況說明，并提供身份證明、權屬證明及詳細侵權或不實情況證明。本網站在收到上述法律文件后，將會依法盡快聯系相關文章源頭核實，溝通刪除相關內容或斷開相關鏈接。
